

Soluzione della Prova Scritta di Complementi di Elettronica II

30 Novembre 2004

- 1) Per l'Inverter ad area minima la capacità di ingresso risulta $C_{inv} = (1 + \varepsilon)C_{ox}L_{MIN}^2 = 1.826$ mentre la resistenza risulta $R_{inv} = (2/\beta'_n V_{DD})F(V_T/V_{DD}) = 4.27k\Omega$, in quanto si ha $\varepsilon = \beta'_n/\beta'_n = 2.25$ e, per $V_{DD}=2$ e $V_{T0}=0.35V$, si trova $F \simeq 1.92$.

Il ritardo della tecnologia é $\tau = C_{inv}R_{inv} = 7.8ps$. Il Parasitic Effort vale invece:

$$P_{inv} = \frac{C_{j0}(L_{SD} \cdot L_{MIN})(1 + \varepsilon)}{C_{ox}L_{MIN}^2(1 + \varepsilon)} = \frac{2C_{j0}}{C_{ox}} \simeq 1.56$$

dove si é sfruttato $L_{SD}=2L_{MIN}$.

- 2) Siccome le capacità di ingresso per il NOR a tre ingressi e per l'EXOR sono:

$$C_{nor3} = (1 + 3\varepsilon)S_{N3}C_{OXM} \quad C_{exor} = (1 + \varepsilon)S_{EXOR}C_{OXM} = (1 + \varepsilon)K_{ex}S_{N3}C_{OXM}$$

dove $C_{OXM}=C_{ox}L_{MIN}^2$, allora il *branching effort* al nodo X vale:

$$b_x = \frac{C_{exor} + C_{nor3}}{C_{nor3}} = \frac{(1 + \varepsilon)K_{ex} + (1 + 3\varepsilon)}{(1 + 3\varepsilon)}$$

Imponendo $b_x=2$ otteniamo quindi $K_{ex}=(1 + 3\varepsilon)/(1 + \varepsilon)=2.38$.

- 3) Per determinare il Path Effort F dobbiamo determinare il Logical e Parasitic Effort dei gate sul percorso di segnale. Per il NOR ed il NAND si ha:

$$g_{nor3} = \frac{1 + 3\varepsilon}{1 + \varepsilon} = 2.38 \quad g_{nand3} = \frac{3 + \varepsilon}{1 + \varepsilon} = 1.62$$

inoltre entrambi i gate hanno il medesimo Parasitic Effort $p_{nand3}=p_{nor3}=3p_{inv}=4.68$. Il *Path Logical Effort* é quindi $G=g_{nor3}g_{nand3}=3.86$.

Per calcolare il *Path Electrical Effort* H é invece necessario sapere la capacità di ingresso C_{IN} al percorso di segnale che é la capacità di ingresso del NAND. Siccome conosciamo il dimensionamento *Pull-Down* del NAND in ingresso del gate $S_{NAND3}=2$, allora:

$$C_{NAND3} = (1 + \varepsilon/3)S_{NAND3}C_{OXM} \simeq 1.97fF$$

e quindi si ha $H=C_{OUT}/C_{NAND3} \simeq 30$. Il *Path Branching Effort* vale invece $B=b_X=2$ e quindi $F=GHB=231.6$.

- 4) Siccome il percorso di segnale é composto da due stadi e non si chiede di interporre stadi *buffer*, lo stage effort ottimo é subito dato da $\hat{f}=\sqrt{F}=15.22$ che si traduce in una capacità di ingresso per il NOR pari a $C_{NOR3}=g_{NOR3}C_{OUT}/\hat{f}=9.23fF$.

Il ritardo complessivo vale quindi:

$$t_d = \tau(2 \cdot \hat{f} + 2 \cdot 3p_{inv}) \simeq 310ps.$$

Il dimensionamento S_{N3} si ottiene da:

$$C_{nor3} = (1 + 3\varepsilon)S_{N3}C_{OXM} = 9.23fF$$

che fornisce $S_{N3}=2.12$ ed $S_{P3}=3\varepsilon S_{N3}=14.3$.